【个人笔记】基于WM8731的音频输入输出系统设计
本帖子主要记录基于WM8731音频编解码芯片的应用笔记WM8731的数字音频接口有5根引脚，分别为：1. BCLK：数字音频位时钟2. DACDAT：DAC数字音频数据输入3. DACLRC：DAC采样左/右声道信号4. ADC-DAT：ADC数字音频信号输出5. ADCLRC：ADC采样左/右声道信号
另外还有用于内部寄存器配置的IIC接口6. IIC_SCL7. IIC_SDA
再就是WM8731芯片有一个主时钟输入脚MCLK，在FPGA程序中也常称作XCLK，该脚为WM8731提供工作的主时钟，其频率值为256倍或者384倍的音频采样率（48Khz、44.1Khz、96Khz），根据不同的采样率，这个MCLK脚的频率值要不一样，可以使用外部固定的无源或有源晶振直接给芯片提供，也可以由FPGA通过PLL产生相应的频率输出给WM8731，使用FPGA产生MCLK更加灵活。
关于数字音频位时钟BCLK数字音频位时钟BCLK就相当于FPGA中的数据同步时钟，可以参考SPI协议的SCLK信号，在SPI协议中，每个SCLK，MOSI会输出一个bit的数据，或者MISO会收到一个数据。BLCK由FPGA输出给WM8731，计算方式为： BCLK的频率= 2 X 采样频率 X 采样位数，其中的2代表了2个声道。
非常好，顶一个，支持小梅哥非常好，顶一个，支持小梅哥
页:
[1]