芯路恒电子技术论坛's Archiver
论坛首页
›
芯路恒资料与技术支持专区
› 串口数据状态判定模块设计
张磊_SzGcD
发表于 2021-7-30 10:15:02
串口数据状态判定模块设计
data_byte <= r_data_byte;这句怎么理解?
盛志超
发表于 2021-8-2 11:03:11
对串口数据进行16倍采样,取中间6或7个点进行累计,如果累加和大于等于4,认为该数据为1,否则为0,累加和大于4对应就是第3bit为1
页:
[1]
查看完整版本:
串口数据状态判定模块设计