利用IP核的真双口RAM，同时是同一个地址先进行写地址，后进行读地址，但是我输出的‘q_a'和'q_b'却没有数据，是为什么
#FPGA #Quartus #IP核RAM #wraddressQUartus软件内置的利P，使用它的的真双口RAM，两路信号的输入，对于一路信号并没有写地址wraddress和读地址rdaddress，只有一个地址address，前半段作为写地址，后半段作为读地址*!(data/attachment/forum/202204/24/171312ei2qaa22fdjg2yz1.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/300 "7d23f3bbfa0df92dbe056f8981783f7.png")
!(data/attachment/forum/202204/24/171331d4ezl59tga5zwaap.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/300 "f4953cc6af7d9961dbb85da8ff35308.png")
有wren信号触发一次然后数据写入写地址里面，所有数据写完之后，rden信号触发，每一次触发对应着一个读地址，这是顶层设计图!
!(data/attachment/forum/202204/24/171418c5zi0kf3g7c0c0rr.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/300 "4fa4bf7e4407d8d5601fa28cecf32a1.png")
但是我输出的‘q_a'和'q_b'却没有数据，是为什么
!(data/attachment/forum/202204/24/171440qm6yhj70ey7vamag.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/300 "5878233bb9bf1371e62fc836c783668.png")
页:
[1]