【智多晶FPGA-043】实验二PLL锁相环实验
实验简介实验将介绍PLL IP核的使用以及Cortex-M3的时钟结构，并将PLL输出的时作为Cortex-M3的时钟源。
实验教材
AC208-SA5Z案例源码
AC208案例源码
更多智多晶FPGA相关资料，请查看下述汇总贴
【智多晶FPGA-001】小梅哥智多晶FPGA产品使用自助服务手册
运行报错了， 13880573431 发表于 2024-2-28 15:52
运行报错了，
参考这个帖子的回复
PLL_CM3例程报错问题
http://www.corecourse.cn/forum.php?mod=viewthread&tid=29431
(出处: 芯路恒电子技术论坛)
页:
[1]