【智多晶FPGA-013】大幅提升FLASH中程序上电加载时间
特别说明新版的烧录软件已经可以在烧录界面直接使用bit文件烧录FLASH，并且在烧录界面直接配置DCLK的频率了，所以本帖内容和方法在最新版的软件中依旧支持，只不过属于比较笨的方法，过时的方法。大家直接用新的方法操作即可。新方法的具体操作步骤，不了解的可以直接看下述帖子：
【智多晶FPGA-010】烧写SA5Z系列SoC FPGA逻辑和CPU软件程序程序
http://www.corecourse.cn/forum.php?mod=viewthread&tid=28757
======以下为早期方法======================
问题描述
程序调试完成，将bin文件下载到开发板之后，程序上电要经过一段时间才会正常运行，本帖将会介绍如何修改HQ软件中的相关选项，从而提升程序上电到正常运行所需要的时间。
设置步骤说明
1.取消设置中勾选的“生成二进制文件选项”一栏，生成所需的bit文件。
2.在转换文件界面修改相关选项，生成bin文件。目前经过测试，DCLK频率设置到44.56M时，上电便可以很快运行程序，如果用户需要更高的频率，请自行进行测试。AS传输模式仅支持x2以下（包含x2）的模式，不支持x4。勾选压缩选项之后，可以减小生成的bin文件大小，用户可以根据自己的实际需求选择是否勾选。
3.合并文件。当程序中包含M3侧的程序的时候，需要合并bin文件。
4.下载程序，将得到的bin文件下载至FLASH。
常见问题说明
生成bin文件的时候，选择的bit文件路径不要太长，也不要有中文
更多智多晶FPGA相关资料，请查看下述汇总贴
【智多晶FPGA-001】小梅哥智多晶FPGA产品使用自助服务手册
页:
[1]