【紫光同创】基于Verilog的OV5640采集DDR3缓存显示系统
案例简介本案例使用片内DDR3存储器实现了摄像头数据的缓存并分别送到800*480分辨率的RGB接口的液晶显示屏或者在HDMI上显示。
1 使用基于Verilog的I2C主机初始化OV5640摄像头;
2 使用VGA时序产生逻辑产生标准的VGA驱动时序;
3 使用Verilog编写DVP接口逻辑，实时捕获OV5640输出的图像数据;
4 将捕获的OV5640图像数据缓存在片上DDR3存储器中;
5 将DDR3中缓存的图像实时读取出来，送到TFT显示屏上以及HDMI上显示;
ov5640_ddr3_tft_hdmi 案例适配硬件照片
案例效果
更多紫光同创FPGA相关资料，请查看下述汇总贴
【紫光同创】紫光同创国产FPGA产品使用自助服务手册
页:
[1]