双非硕的ACZ702板卡学习打卡
本硕计算机，目前研二，基础情况：Verilog写过一个8点FFT，学过数字IC流程，用过vcs、verdi、dc工具，但没项目经验。
希望能借这个机会记录自己的fpga与IC设计的学习。
2月24日买了小梅哥的开发板 ACZ010
2月25日装了Vivado和Modelsim
2月26日学习AXI协议，AXI的五个通道、各通道的接口信号、基于Valid-Ready的握手机制、基于burst读写的时序图
2月27日拿到板子，阅读用户手册，对板子进行测试，wifi测试失败，以太网还没测，触摸屏没买所以没测，其他都测了。
2月28日通过群内咨询解决了wifi测试，判断主要是typec口电压不够，要用dc圆孔电源供电。
学习了FPGA开发的基本流程，跟练了二选一多路选择器的设计、仿真和板级验证，听了Vivado新手常见错误，学会了利用IO planning生成管脚约束。
2月29日
对FPGA开发流程更熟悉了一些，
1.设计定义——Spec
2.设计输入——HDL、IP、Schematic
3.功能仿真
4.逻辑综合——转化为FPGA的电路网表，可以查看所使用的LUT、Slice、IO资源的占用情况
5.管脚约束
逻辑综合后在IO panning处设计管脚约束，保存xdc文件
6.布局布线
7.生成比特流
8.板级验证
看懂了点灯的schematic，对计数器设置24999理解了，把3-8译码器上了板子。
视频看到了"09_使用参数化设计实现模块的重用"
感觉ILA很有用，后面要学一下。 血色翱翔 发表于 2024-2-29 21:49
2月29日
对FPGA开发流程更熟悉了一些，
1.设计定义——Spec
加油，期待更新 3月17日
1.把线性序列机系列的4个视频看完并充分实践了，最后一个1秒灭2秒循环闪烁的程序我使用了一个flag信号作为标志，
flag为0时灭1秒，flag为1时负责闪烁的两个计数器工作起来。感觉就是一个状态转换的过程。
2.由于毕业课题和NoC相关，需要对AXI总线有比较充分的理解，看了下小梅哥的文档中有axi转fifo的内容以及基于ARM核的AXI使用，
计划后面学习一下。 3月18日
1.把线性序列机每个实验整理了笔记
2.看了uart的实验要求
3.网上找了同步fifo的verilog代码并仿真，看懂了逻辑，计划后面自己再复现一遍。 4月22日
1.花了约一个月时间，调研RISCV-MINI，是基于Chisel的顺序发射3级流水cpu，实现了RV32I。
在该项目的基础上，改为5级流水CPU，安装RISCV工具链成功运行C语言程序。
2.基于vivado的block design，搭建axi收发demo，看懂了时序图。
3.参加复微杯NoC赛题，需要实现基于NoC的ddr访存。目前和队友确定了拓扑结构，下面确定下router的数据流格式，争取进决赛。
下面计划：
1.整理面试相关资料
2.看网课，学习axi读写ddr，为比赛做准备。
页:
[1]