芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
收藏本版 |订阅

常见问题解决方案 今日: 0|主题: 32|排名: 44 

12下一页
返 回 发新帖
作者 回复/查看 最后发表
全局置顶 隐藏置顶帖 【资料合集】小梅哥所有FPGA开发板/扩展模块资料下载地址 digest admin 2019-6-21 296370 shangzhou 2023-11-24 20:26
  版块主题   
【产品资料】【扩展模块】ACM68013 USB2.0模块资料和使用说明 attachment admin 2021-5-19 511141 admin 2023-12-1 17:17
PYNQ DMA 数据回环实验中遇到的问题 新人帖 attach_img ColinLiu 2023-3-30 0761 ColinLiu 2023-3-30 19:10
【设计实例】B盘 04 数据采集传输系统设计与实现 课程源码 attachment admin 2021-3-16 24061 wwj862617578 2022-2-20 20:42
【实验说明】基于PCF8563 RTC案例日期显示异常原因及解决方法 attach_img 商震 2022-2-8 02965 商震 2022-2-8 17:00
Xilinx下载器连接VIVADO使用杜邦线代替灰排线方法 attach_img 商震 2021-12-28 03459 商震 2021-12-28 17:07
<=小于等于和非阻塞赋值号在verilog代码中如何区分? 商震 2021-8-6 14521 admin 2021-11-12 16:50
task,repeat,defparam和条件编译示例,verilog高频高级语法1 attach_img 商震 2021-9-17 02483 商震 2021-9-17 15:40
FPGA两大主流厂商altera和xilinx程序相互移植的要点 商震 2021-9-5 02220 商震 2021-9-5 22:29
Testbench中使用@(posedge xxx)语法时易出现的问题和原因 attach_img 商震 2021-8-31 02892 商震 2021-8-31 18:29
verilog语法中信号位宽常见问题解析 attach_img 商震 2021-8-6 46116 商震 2021-8-26 15:34
verilog阻塞赋值和非阻塞赋值混用的一种危害 attach_img 商震 2021-8-24 03565 商震 2021-8-24 12:06
Verilog 实用信号处理常用手段链接合集 商震 2021-8-16 02300 商震 2021-8-16 10:46
电平信号转单脉冲触发信号的正确操作 商震 2021-8-16 02305 商震 2021-8-16 10:35
Verilog中如何规范的处理inout信号 attach_img 商震 2021-8-16 02091 商震 2021-8-16 10:13
同步边沿检测的实现 商震 2021-8-16 02170 商震 2021-8-16 09:56
移位操作的实现 商震 2021-8-16 01730 商震 2021-8-16 09:52
win10系统用户环境变量的修改 新人帖 attach_img tb一下 2021-8-15 02715 tb一下 2021-8-15 16:37
电容触摸屏测试故障原因及替代测试方案(GT1151控制器) attachment admin 2021-8-14 02314 admin 2021-8-14 10:51
Error (10149):identifier "cnt3" is already declared in the present admin 2021-8-13 07111 admin 2021-8-13 16:49
FPGA逻辑工程涉及以太网的实验配置要点及注意事项 attach_img 商震 2021-8-6 03383 商震 2021-8-6 14:40
下一页 »
12下一页
返 回 发新帖

快速发帖

还可输入 160 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

GMT+8, 2024-3-28 19:16 , Processed in 0.067831 second(s), 18 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部 返回版块