芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 76|回复: 2

signaltap II综合assign语句的问题

[复制链接]
  • TA的每日心情
    开心
    4 天前
  • 3

    主题

    8

    帖子

    73

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    73
    发表于 2018-8-10 14:52:58 | 显示全部楼层 |阅读模式
    直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用,在用signaltap II仿真的时候,看不到clk_out的波形(一直为低电平)。请问一下,这是什么原因?
    回复

    使用道具 举报

  • TA的每日心情
    慵懒
    昨天 07:57
  • 0

    主题

    7

    帖子

    346

    积分

    中级会员

    Rank: 4

    积分
    346
    发表于 2018-8-11 07:48:18 | 显示全部楼层
    时钟不能对自己进行采样吧,所以就看不到了
    回复 支持 反对

    使用道具 举报

  • TA的每日心情
    开心
    4 天前
  • 3

    主题

    8

    帖子

    73

    积分

    初级会员

    Rank: 3Rank: 3

    积分
    73
     楼主| 发表于 2018-8-12 22:18:33 | 显示全部楼层
    Leopold 发表于 2018-8-11 07:48
    时钟不能对自己进行采样吧,所以就看不到了

    我还以为加了个assign之后,系统就会把它当做一个普通的信号来处理,没想到还是可以识别出来
    回复 支持 反对

    使用道具 举报

    *滑动验证:
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2018-8-22 07:19 , Processed in 0.201252 second(s), 11 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表