芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 活动
查看: 99|回复: 0

【Modelsim常见问题】vsim-3039 Instantiation of ‘xxxx’ failed

[复制链接]
  • TA的每日心情
    萌哒
    3 小时前
  • 19

    主题

    24

    帖子

    762

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    762
    发表于 2019-10-25 19:37:38 | 显示全部楼层 |阅读模式
    20191025192848.jpg

    问题原因
    该问题经常出现在创建工程的时候,在走新建工程向导的流程,有一步是选择仿真工具,和仿真语言的,这个地方稍微不注意就选到VHDL了。
    而且截图第一行也说了,只支持单一种语言仿真(即不支持混合仿真(即包含verilog又有VHDL的工程))

    解决方案
    为此我们需要更改一下仿真语言就可以了,在assignment-settings里面,如下图所示。


    20191025193532.jpg
    &#body;
    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2019-11-13 14:44 , Processed in 0.100944 second(s), 13 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表