设为首页收藏本站
开启辅助访问

芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
芯路恒电子技术论坛»论坛首页 › Xilinx FPGA开发板 › 开发板使用 › Vivado打开管脚约束、引脚分配的图形界面方法 ...
返回列表 发新帖
查看: 1959|回复: 0

Vivado打开管脚约束、引脚分配的图形界面方法

[复制链接]
admin
  • TA的每日心情
    慵懒
    2021-2-24 10:16

    • 423

    主题

    782

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    15854
    QQ
    发表于 2022-11-20 18:18:49 | 显示全部楼层 |阅读模式

    1、点击Open Elaborated Design按钮，如下图所示

    aa11.jpg


    2、在右上角的下拉列表中点击并选择I/O Planning选项

    aa22.jpg


    3、进入I/O Planning后，下方的I/O Ports项就是你要找的IO分配的图形界面了。

    aa33.jpg

    回复

    使用道具 举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2024-4-25 15:06 , Processed in 0.115637 second(s), 35 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表