

1 USB 应用之传输 ACM1030 数据采集

导读

本次实验将在 AC608_7Z010 开发板上外接一个 USB 模块 ACM68013 和 ADC 模块 ACM1030，通过 ACM68013 模块接收电脑端发送过来的命令帧，然后 FPGA 从 USB 下发的数据中解析出命令，从而实现对 ACM1030 模块的采样频率、数据采样个数以及采样通道的合理配置。配置完成之后，ACM1030 开始采集数据，并将 ACM1030 采集的数据存储进 PS 端的 DDR3 中，再由 USB 将 DDR3 中的数据传输至电脑。用户可以在电脑上通过 FX2_USB 调试工具 CyControl 进行指令的下发，并以文件的形式保存接收到的数据，然后使用 MATLAB 软件进行进一步的数据处理分析。

1.1 系统整体设计

通过电脑上的 FX2_USB 调试工具 CyControl，将命令帧进行发送，然后通过 AC608_7Z010 开发板上外接的 ACM68013 模块接收数据，随后从 USB 下发的数据中解析出命令，从而实现对 ACM1030 模块采样频率、数据采样个数以及采样通道的配置。配置完成之后，ACM1030 开始采集数据，并将 ACM1030 采集的数据存储进 PS 端的 DDR3 中。最后将 DDR3 中存储的数据通过 USB 传输至电脑，电脑端对采集到的数据使用 MATLAB 进行进一步的分析。系统的整体设计框图如下图 1-1 所示。




图 1-1 USB 应用之传输 ACM1030 数据采集整体设计框图

本章实验仅针对于上述图中的 PL 部分的代码设计进行讲解，PS 部分的内容请参看：

[【ACZ702】ZYNQ PL 读写 PS DDR3 双端口读写控制器设计](#)

<http://www.corecourse.cn/forum.php?mod=viewthread&tid=29312>

对于 PS 部分各个模块的功能介绍如下：

1. PLL 模块：锁相环模块，生成本次实验每个模块所需要的工作时钟，其中输入时钟为 50M 的系统时钟，由 PS 输出给 PL，输出 100M 的时钟给到 DDR3 控制器使用，输出 50M 的时钟给其他模块使用。
2. usb_stream_out 模块：USB 数据流接收控制模块，不断的将端点 2 中的数据读取出来，数据读取后直接作为端口输出。
3. usb_cmd 模块：接收转命令模块，对 USB 接收到的数据进行分析，提取出每个控制命令帧。
4. usb_cmd_rx 模块：指令转控制模块，将从接收转命令模块接收到的数据转换为相应的控制数据并分别输出到对应的模块。
5. speed_ctrl 模块：采样速率控制模块，控制 ACM1030 的采样速率。
6. ad1030_10bit_to_16bit 模块：将 ACM1030 采集到的 10 位数据转换成 16 位的有符号数据，这样做的目的是为了更方便计算机进行数据存储。
7. state_ctrl 模块：ADC 采集数据 DDR3 缓存 USB 发送状态控制模块，协

调各个模块的信号控制，程序状态的总控制模块。

8. usb_stream_in 模块：USB 数据流发送模块，将最终采集到的数据通过 USB 发送出去。
9. fifo_axi4_adapter 模块：fifo 接口到 AXI4 接口的转换模块(含 2 个 FIFO)。

1.2 ACM1030 模块简介

ACM1030 模块是基于国产知名模拟器件设计和制造商思瑞浦（3PEAK）公司的 10 位 50M 采样速率高速 ADC 芯片 3PA1030 进行设计的，该模块如下图 1-2 所示。ACM1030 模块配合前端模拟信号调理电路，实现了 $\pm 5V$ 电压范围内信号的高速采样。该模块共使用 2 路完全相同的 AD 采样和信号调理电路，构成了双通道高速 AD 采样电路。两路 ADC 电路完全独立，结构和元器件参数相同，确保了两个通道有较高的一致性。本模块与 FPGA 连接采用并行接口，每路 ADC 包括 10 位数据信号（ADC_DATA），1 位时钟信号（ADC_CLK），1 位超量程指示信号（ADC_OVR），该模块接口图如下图 1-3 所示。




图 1-2 ACM1030 模块图




图 1-3 ACM1030 模块接口图

使用该模块时，仅需 FPGA 为每路 ADC 提供一路时钟信号，ADC 则会每个

时钟周期输出一个 10 位的采样结果。当 3PA1030 模拟输入端接-5V 至+5V 之间变化的正弦波电压信号时，其转换后的数据也是成正弦波波形变化，转换波形如下图 1-4 所示，从图中可以看出 3PA1030 采集到的数据是无符号数据。




图 1-4 3PA1030 正弦波模拟电压值（左）、数据（右）

本模块采样率上限为 50Msps，采样率就等于 FPGA 提供给 ADC 的时钟频率。如需使用低于时钟频率的采样率，可以依旧给 ADC 提供 50MHz 的时钟信号，但在 FPGA 内部，对 50Msps 的采样结果数据进行抽取重采样的方法实现。比如期望以 1Msps 的采样速率采样，则只需要每间隔 50 个采样数据取一个结果存储或使用，其他 49 个数据直接舍弃，这样就能实现 1MSPS 的采样率了。十分不建议采用直接对提供给 ADC 芯片的时钟信号降频以实现降低采样率的效果的方法，因为时钟太低，会影响 ADC 芯片内部采样保持电路的工作情况，导致采样误差偏大。

本模块可用于小梅哥全系列 FPGA、SOC、Zynq 开发板，包括国产开发板和各核心板的评估底板。AC620、AC6102、ACX720、ACZ702、AC609、智多晶 FPGA 开发板（AC208-SA5Z）、AC608 评估底板、AC601 评估底板、AC675 评估底板。

1.3 模块设计

下面给将对本次实验需要设计的模块进行介绍。

1.3.1 USB 数据流接收控制模块

USB 数据流接收控制模块（usb_stream_out）的功能是不断地将端点 2 中的数据读取出来，数据读取后直接作为端口输出，该模块的接口图如下图 1-5 所示。




图 1-5 USB_Stream_OUT 模块接口图

该模块的接口信号说明如下表 1-1 所示：

表 1-1 usb_stream_out 模块接口信号表

信号名称	I/O	信号意义
clk	I	时钟信号
reset_n	I	复位信号，低电平有效
fx2_fdata[15:0]	I	FX2 型 USB2.0 芯片的 SlaveFIFO 的数据线
fx2_flagb	I	FX2 型 USB2.0 芯片的端点 2 空标志
fx2_flagc	I	FX2 型 USB2.0 芯片的端点 6 满标志
fx2_ifclk	I	FX2 型 USB2.0 芯片的接口时钟信号
source_ready	I	外部数据消费者数据接收允许信号，例如 FPGA 中的缓存 FIFO 中有足够的空间存储一帧 USB 数据，则允许从 Slave FIFO 中去读取数据
fx2_faddr[1:0]	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的 FIFO 地址线
fx2_sloe	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的输出使能信号，低电平有效
fx2_slwr	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的写控制信号，低电平有效
fx2_slrd	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的读控制信号，低电平有效
fx2_pkt_end	O	数据包结束标志信号
fx2_slcs	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的片选信号，当 SLCS 输出高时，不可进行数据传输
data_out	O	经过 FPGA 接收了的 USB 数据
data_valid	O	经过 FPGA 接收了的 USB 数据有效标志信号

上表中以 FX2 开头的信号，都是与 FX2 进行连接的信号，实现对 FX2 的 SlaveFIFO 读操作。data_out 和 data_valid 是读取到的数据与数据有效信号，使用这两个信号，可以非常方便地将 FX2 中读取到的数据存储到 RAM、FIFO 中，以实现用户自定义应用。

同时，考虑到基于 FX2 和 FPGA 进行实际应用开发时，系统对 USB 的数据传输速率和传输时间有要求，所以必须在 FPGA 这边主动去控制整个通信的吞

店铺：<https://xiaomeige.taobao.com>
 技术博客：<http://www.cnblogs.com/xiaomeige/>

官方网站：www.corecourse.cn
 技术群组：

吐率。为此该逻辑特意设置了一个名为 source_ready 的信号，当该信号有效时，才允许从 SlaveFIFO 中读取一包数据。

我们使用状态机的方式实现该模块的功能，定义状态如下所示，分别为空闲状态、读状态、等待状态。

```
parameter [1:0] stream_out_idle    = 2'd0;  
parameter [1:0] stream_out_read   = 2'd1;  
parameter [1:0] stream_out_wait   = 2'd2;
```

整体的状态转移图如下图 1-6 所示。




图 1-6 usb_stream_out 状态转移图

下面将对每个状态的代码设计进行简单的说明。

1. stream_out_wait 状态

在 stream_out_wait 状态的时候，等待数据使用逻辑允许从 USB 中读取新的数据，当 source_ready 信号为高电平的时候，也就是外部数据消费者数据允许接收数据，例如 FPGA 中的缓存 FIFO 中有足够的空间存储一帧 USB 数据，则允许从 Slave FIFO 中去读取数据，然后状态跳转至 stream_out_idle 状态等待读取数据，代码如下所示：

```
stream_out_wait:begin    //等待数据使用逻辑允许从 USB 中读取新的数据  
    if(source_ready)  
        next_stream_out_state = stream_out_idle;  
    else  
        next_stream_out_state = stream_out_wait;  
end
```

2. stream_out_idle 状态

stream_out_idle 状态是指 slrd_n 和 sloe_n 均为高电平的闲置状态。只要端点 2 为空的标志 fx2_flagb 为低电平（被激活），状态机将处于 stream_out_idle 状态，fx2_flagb 变成高电平（端点 2 非空）之后，状态机将从 stream_out_idle 状态跳转至 stream_out_read 状态，开始读取数据，代码如下所示：

```
stream_out_idle:begin    //等待 FX2 的 Slave FIFO 中端点 2 非空
    if(fx2_flagb == 1'b1)
        next_stream_out_state = stream_out_read;
    else
        next_stream_out_state = stream_out_idle;
end
```

3. stream_out_read 状态

在 stream_out_read 状态中，FPGA 将连续从端点 2 的 FIFO 中读取数据。当 fx2_flagb 变成低电平，也就是端点 2 的 FIFO 为空之后，跳转回 stream_out_wait 状态，代码如下所示：

```
stream_out_read:begin    //从端点 2 中读取数据
    if(fx2_flagb == 1'b0)
        next_stream_out_state = stream_out_wait;
    else
        next_stream_out_state = stream_out_read;
end
```

在读取数据的时候，需要激活 slrd_n 信号和 sloe_n 信号才能成功读取数据，slrd_n 信号和 sloe_n 信号都是低电平有效，代码如下所示：

```
//产生读 Slave FIFO 数据请求信号
always@(*)begin
    if((current_stream_out_state==stream_out_read)&(fx2_flagb==1'b1))
    begin
        slrd_n = 1'b0;
        sloe_n = 1'b0;
    end else begin
        slrd_n = 1'b1;
        sloe_n = 1'b1;
    end
end
end
```

1.3.2 接收转命令模块

接收转命令模块（usb_cmd）将 USB 传输过来的指令数据帧进行拆解，得到需要的指令数据传送给别的模块进行处理，该模块的结构框图如下图 1-7 所示。




图 1-7 接收转命令模块框图

模块信号说明如下表 1-2 所示。

表 1-2 接收转命令模块信号说明表

信号名称	I/O	信号意义
Clk	I	模块工作时钟
Reset_n	I	模块复位信号，低电平复位
rx_data [15:0]	I	USB 接收数据流模块接收到的 16 位数据
rx_done	I	USB 一次数据接收完成标志信号
cmdvalid	O	输出命令有效标志信号
address[7:0]	O	配置 ACM1030 的寄存器地址信号
data[31:0]	O	写入到寄存器中的数据

USB 一次发送的命令帧内容为 32 个字节，为了实现通过 USB 修改这些寄存器的值，需要对发送一次的数据进行拆解才能实现。对于设计的数据帧，一帧数据一共 8 个字节，包含帧头、帧尾、地址段、数据段。帧格式如下表 1-3 所示：

表 1-3 帧格式说明表

数据	D0	D1	D2	D3	D4	D5	D6	D7
功能	帧头 0	帧头 1	地址 address	data[31:24]	data[23: 16]	data[15:8]	data[7:0]	帧尾
值	0x55	0xA5	XX	XX	XX	XX	XX	0xF0

从上表中可以看出，每帧数据一共 8 个字节，分别用 D0~D7 表示，其中，D0 和 D1 两个数据作为帧头，其值固定为 0x55、0xA5，D7 作为帧尾，其值固定为 0xF0。帧头和帧尾的作用是为了准确识别数据帧，确保接收的数据是我们需要分析的。D2 代表的是要操作的寄存器地址，D3 为要写入寄存器的数据的 24~31 位，D4 为要写入寄存器的数据的 16~24 位，D5 为要写入寄存器的数据的 8~15 位，D6 为要写入寄存器的数据的 0~7 位。

该模块的作用就是将 USB 接收到的数据拆解成上述帧格式，将 D2 作为地址 address 输出，指定修改哪个寄存器，D3~D6 共 32 位作为数据 data 输出，控制 ACM1030 进行相应的配置。下面将对模块中的部分代码进行说明：

首先，当检测到了 rx_done 信号，data_str 连续 4 次存储 USB 接收到的数据，组成 32 字节的命令帧。代码如下所示：

```
always@(posedge Clk)
if(rx_done)begin
    data_str[3] <= #1 rx_data;
    data_str[2] <= #1 data_str[3];
    data_str[1] <= #1 data_str[2];
    data_str[0] <= #1 data_str[1];
end
```

最后判断得到的帧命令数据是否正确，当数据符合 D0 为 8'h55，D1 为 8'hA5，D7 为 8'hF0，则代表该数据格式正确，会生成一个指令正确信号 cmdvalid 输出到指令转控制模块，并将数据进行输出，代码如下所示：

```
always@(posedge Clk or negedge Reset_n)
if(!Reset_n) begin
    address <= #1 0;
    data <= #1 0;
    cmdvalid <= #1 0;
end else if(r_rx_done)begin
    if((data_str[0][7:0] == 8'h55) && (data_str[0][15:8] == 8'hA5) &&
(data_str[3][15:8] == 8'hF0))begin
        data[7:0] <= #1 data_str[3][7:0];
        data[15:8] <= #1 data_str[2][15:8];
        data[23:16] <= #1 data_str[2][7:0];
        data[31:24] <= #1 data_str[1][15:8];
        address <= #1 data_str[1][7:0];
        cmdvalid <= #1 1;
    end
    else
        cmdvalid <= #1 0; end
else
    cmdvalid <= #1 0;
```

1.3.3 指令转控制模块

指令转控制模块 usb_cmd_rx 将从接收转命令模块接收到的数据转换为相应的控制数据，首先将对寄存器进行说明，其功能和地址分别如下表 1-4 所示：

表 1-4 寄存器说明表

名称	地址	位宽	功能简介
start_sample	0	1	重新开始采集请求寄存器，向该寄存器写入任意值即可启动新一轮的采样存储传输
adc_ch_sel	1	2	通道设置寄存器，共 2 位。ACM1030 模块提供了 ADC1、ADC2 两个通道进行数据采集。
set_sample_num	2	32	数据个数寄存器。如果采样 512 个数据，应该向寄存器中写入 01

			00。
set_sample_speed	3	32	ADC 采样速率设置寄存器。如果设置为 0，采样和时钟保持一致 50M 时钟就是 50M 的采样速率，设置计数值后就可以改变采样频率，设置为 1 就是 25M。如果设置为 27 0F，换算成十进制是 9999，采样速率设置是 5k，计数值和采样频率之间的关系：设置计数值= Fclk/Fs - 1，Fs 是期望的采样率，Fclk 是系统时钟 50M。

指令转控制模块的结构框图如下图 1-8 所示。




图 1-8 指令转控制模块结构框图

模块信号说明如下表 1-5 所示。

表 1-5 指令转控制模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
reset	I	模块复位信号，高电平有效
cmd_data[31:0]	I	写入到寄存器中的值
cmdvalid	I	命令有效标志信号
cmd_addr[7:0]	I	寄存器地址信号
adc_ch_sel [1:0]	O	通道设置寄存器
set_sample_num [31:0]	O	数据个数寄存器
set_sample_speed [31:0]	O	ADC 采样速率控制寄存器
start_sample	O	重新开始采集请求信号

根据表 1-4 中的内容，地址 cmd_addr 为 0 时，产生 RestartReq 信号；cmd_addr 为 1 时，得到通道设置数据 cmd_data[1:0]；cmd_addr 为 2 时，得到需要采样的数量 cmd_data[31:0]；cmd_addr 为 3 时，得到设置的采样速率的值 cmd_data[31:0]，代码如下所示：

```

always@(posedge clk or posedge reset)
begin
    adc_ch_sel <= 2'b00;
    set_sample_num <= 32'd256; //采样最大数量设定为 4G
    start_sample <= 1'b0;
    set_sample_speed <= 32'd0; //50M 采样率
end
  
```

```

else if(cmdvalid)begin
    case(cmd_addr)
        0: start_sample <= 1'b1;
        1: adc_ch_sel <= cmd_data[1:0];
        2: set_sample_num <= cmd_data[31:0];
        3: set_sample_speed <= cmd_data[31:0];
        4:
            begin
                adc_ch_sel <= cmd_data[1:0];
                set_sample_num <= cmd_data[23:8];
                start_sample <= 1'b1;
            end
        default::;
    endcase
end
else
    start_sample <= 1'b0;

```

1.3.4 采样速率控制模块

采样速率控制（speed_ctrl）模块用来控制 ACM1030 的采样速率，该模块的结构框图如下图 1-9 所示。




图 1-9 采样速率控制模块

对该模块的信号说明如下表 1-6 所示。

表 1-6 采样速率控制模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
reset_n	I	模块复位信号，低电平复位
ad_sample_en	I	输入的启动采样标志信号
div_set[31:0]	I	采样频率数据控制信号， $div_set = F_{clk}/F_s - 1$ ， F_s 是期望的采样率， F_{clk} 是系统时钟 50M
adc_data_en	O	ADC 采样结果存储使能信号

ACM1030 模块的最大采样速率为 50M，如需使用低于时钟频率的采样速率，可以依旧给 ADC 提供 50MHz 的时钟信号，但在 FPGA 内部，对 50Msps 的采样

结果数据进行抽取重采样的方法实现。比如期望以 1Msps 的采样速率采样，则只需要每间隔 50 个采样数据取一个结果存储或使用，其他 49 个数据直接舍弃，这样就能实现 1MSPS 的采样率了。下面我们将编写相应代码实现上述功能。

设置一个计数器 div_cnt，当产生采样使能信号 ad_sample_en 之后，计数器加 1，当计数值等于设置的 div_set 的时候，将计数器清零。代码如下所示：

```
always@(posedge clk or negedge reset_n)
if(!reset_n)
    div_cnt <= 0;
else if(ad_sample_en)begin
    if(div_cnt >= div_set)
        div_cnt <= 0;
    else
        div_cnt <= div_cnt + 1'd1;
end
else
    div_cnt <= 0;
```

计数器的计数值达到 div_set 的时候，使能 ADC 采样结果存储使能信号 adc_data_en，我们将该信号输出，最终实现每隔 div_set 个采样数据取一个结果存储或使用，从而达到对 ADC 采样频率的控制。代码如下所示：

```
always@(posedge clk or negedge reset_n)
if(!reset_n)
    adc_data_en <= 0;
else if(div_cnt == div_set)
    adc_data_en <= 1;
else
    adc_data_en <= 0;
```

1.3.5 数据位扩展模块

数据采集模块 ACM1030 采集到的 10bit 数据不便于计算机存储，因为计算机对数据进行分析、存储的时候都以 8 位或 16 位数据作为统一的存储标准，所以我们需要通过数据位扩展模块（ad_10bit_to_16bit）将 10bit 数据转换成 16bit 数据进行存储。该模块的结构框图如下图 1-10 所示。




图 1-10 数据位扩展模块结构框图

对该模块的信号说明如下表 1-7 所示。

表 1-7 数据位扩展模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
ad_sample_en	I	ADC 模块数据采集使能信号
ch_sel[1:0]	I	通道设置信号
ad_in1[9:0]	I	ACM1030 通道 1 的 10 位数据输入信号
ad_in2[9:0]	I	ACM1030 通道 2 的 10 位数据输入信号
ad_out[15:0]	O	16 位数据输出信号
ad_out_valid	O	输出数据有效信号

下面将编写模块实现代码。

首先，产生输出数据有效信号，将 `ad_data_en` 信号给到 `ad_out_valid`，代码如下所示：

```
always @(posedge clk)
    ad_out_valid <= ad_sample_en;
```

然后将 ADC 采集到的无符号数据转换成有符号数据。如果采集的波形为 +5V~-5V 的正弦波，ADC 模块最终输出的数据就为 1023~0 的正弦波，但是上位机在分析数据的时候需要数据是有符号的，在这里我们进行的操作就是将 ADC 采集得到的数据加上 512，也就是将最高位取反，最后进行分析时将最高位作为符号位。举个例子，如果 ADC 采集到的数据分别为 0、511、1023，将这些数据分别加上 512 之后得到的二进制值分别为 1000000000 (-0)、1111111111 (-511)、0111111111 (+511)，这样将最高位作为符号位，采样的数据就变成了有符号的数据，从而可以提供给我们的上位机进行数据分析。代码如下所示：

```
assign s_ad_in1 = ad_in1 + 10'd512;
assign s_ad_in2 = ad_in2 + 10'd512;
```

最后模块根据选择通道 (`ch_sel`) 的不同，输出对应通道的数据。当 `ch_sel= 2'b01 (0x01)`，输出通道 1 的数据；当 `ch_sel= 2'b10 (0x02)`，输出通道

2 的数据。ADC 采集的数据是 10 位，这里通过补 0 的方式，实现 16 位的数据输出。代码如下所示：

```
always @(posedge clk)
if(ad_sample_en && ch_sel == 2'b01)
    ad_out<={4'd0,s_ad_in1,2'd0};//这样补 0 为了适应上位机
else if(ad_sample_en && ch_sel == 2'b10)
    ad_out<={4'd0,s_ad_in2,2'd0};//
else if(ad_sample_en && ch_sel == 2'b00)
    ad_out<={4'd0,adc_test_data,2'd0};
else
    ad_out <= 16'd0;
```

1.3.6 state_ctrl 模块

fifo_axi4_adapter 模块的控制信号如何产生以及 USB 何时开始往外发送数据，这些问题都可以通过一个控制模块 state_ctrl 解决。该模块的结构框图如下图 1-11 所示：




图 1-11 state_ctrl 模块结构框图

对于该模块的信号说明如下表 1-8 所示。

表 1-8state_ctrl 模块信号说明表

信号名称	I/O	信号意义
clk	I	模块时钟信号
reset	I	模块复位信号，高电平复位
start_sample	I	ADC 模块开始采样标志信号

set_sample_num [31:0]	I	设置的采样个数
rdfifo_empty	I	读 FIFO 的读空标识信号，用于标识当前 FIFO 是否为空（即 FIFO 内有无数据）
rdfifo_dout[15:0]	I	读 FIFO 的读数据输出，数据位宽为 16 位
wrfifo_full	I	写 FIFO 的写满标识信号，用于标识当前 FIFO 是否有被写满
adc_data_en	I	ADC 采样结果存储使能信号
usb_fifo_usedw[10:0]	I	USB 发送数据流的模块的写 FIFO 计数
fx2_clear	O	USB 清除信号
rdfifo_clr	O	读 FIFO 清空控制信号，给高电平表示执行清空，执行清空操作时，需保证给 3 个及以上个时钟（rdfifo_clk）周期的高电平
rdfifo_rden	O	读 FIFO 的读数据使能控制信号，给高电平表示往 FIFO 读数据，为避免读数据的丢失，确保在 FIFO 非空（rdfifo_empty =0）情况下读数据
wrfifo_clr	O	FIFO 的写清除信号，wrfifo_clr 向外打三拍输出，保证 wrfifo 的清零信号的生效节拍数
ad_sample_en	O	ADC 采样使能标志信号
usb_fifo_wrdata[15:0]	O	USB FIFO 需要发送的 16 位数据
usb_fifo_wreq	O	USB FIFO 的写请求信号
inout_switch	O	0: read, 由 PC 向 FPGA 下发指令 1: write, 由 FPGA 向 fx2 芯片继而向 PC 上传数据

fifo_axi4_adapter 模块需要的控制信号有：wrfifo_clr、wrfifo_clk、wrfifo_wren、wrfifo_din、rdfifo_clr、rdfifo_clk、rdfifo_rden。上述信号中：wrfifo_clk 应该与 ad_10bit_to_16bit 模块的 clk 保持一致为 50M；rdfifo_clk 应该与 usb_stream_in 模块的 usb_fifo_wrcclk 保持一致为 50M；wrfifo_wren 信号为 ADC 模块输出数据有效信号 ad_out_valid；wrfifo_din 信号为数据位扩展模块输出的 16 位的数据信号 ad_out。除去上述已经得到的控制信号外，state_ctrl 模块还需要产生的控制信号包括：wrfifo_clr、rdfifo_clr、rdfifo_rden。

USB 在每次发送数据之前，我们都应该先将其复位，这样做的目的是清除 USB 中遗留的数据，保证 USB 每次发送的都是 ADC 模块当前采集到的数据。USB 在发送数据时都是以 512 字节（USB 数据包大小）的整数倍进行发送的。

根据上述描述，我们可以通过状态机实现该模块的功能。定义状态如下表 1-9 所示。

表 1-9 state_ctrl 状态控制模块状态描述表

状态值	状态名称	状态意义
0	IDLE	空闲状态
1	DDR_WR_FIFO_CLEAR	DDR 写 FIFO 清除状态
2	ADC_SAMPLE	ADC 采样数据状态
3	DDR_RD_FIFO_CLEAR	DDR 读 FIFO 清除状态
4	RESET_USB	复位 USB 状态
5	DATA_SEND_START	数据发送状态
6	DATA_SEND_WORKING	数据发送完成状态

下面编写每个状态对应的代码。

1. IDLE 状态

对 start_sample 采样起始位进行寄存，同时限定其只工作在状态 IDLE。代码如下所示：

```
always@(posedge clk or posedge reset)begin
if(reset)
    start_sample_rm <= 1'b0;
else if(state==IDLE)
    start_sample_rm <= start_sample;
else
    start_sample_rm <= 1'b0;
end
```

当产生 start_sample_rm 信号之后将 inout_switch 至 1，代表由 FPGA 向 fx2 芯片继而向 PC 上传数据，跳转到 DDR_WR_FIFO_CLEAR 状态。空闲状态代码如下所示：

```
begin
    if(start_sample_rm)begin
        state<=DDR_WR_FIFO_CLEAR;
        inout_switch<=1'b1;
    end
    else begin
        state<=state;
        inout_switch<=1'b0;
    end
end
```

2. DDR_WR_FIFO_CLEAR 状态

当进入写 FIFO 清零状态后，开始清除写 FIFO 内的原始数据。设置清除 DDR 写 FIFO 的计数器，保证至少 10 拍的延时，代码如下所示：

```
always@(posedge clk or posedge reset)begin
if(reset)
    wrfifo_clr_cnt<=0;
else if(state==DDR_WR_FIFO_CLEAR)//如果进入了清 fifo 状态
begin
    if(wrfifo_clr_cnt==9)
        wrfifo_clr_cnt<=5'd9;
    else
        wrfifo_clr_cnt<=wrfifo_clr_cnt+1'b1;
end
else
    wrfifo_clr_cnt<=5'b0;
end
```

然后等待 wrfifo_full（写端 fifo 满信号）的信号拉低，拉低后，表示可以往 FIFO 里写入数据，此时进入下一个状态。在清空（复位）FIFO 的时候，FIFO 的 full 信号会变高，可以认为在复位 FIFO 时是不允许对 FIFO 进行写操作的，即使写也是不可靠的，等 FIFO 的复位结束后，full 信号会变低，就允许对 FIFO 进行写操作。DDR 写 FIFO 清除状态代码如下所示：

```
begin
    if(!wrfifo_full && (wrfifo_clr_cnt==9))
        state<=ADC_SAMPLE;
    else
        state<=DDR_WR_FIFO_CLEAR;
end
```

当处于 DDR_WR_FIFO_CLEAR 状态时，我们需要产生清除写 FIFO 的信号 wrfifo_clr，由三拍延时信号拉高提供，之所以提供的延迟信号时间为 3 拍，是为了给清 FIFO 信号足够的拉高时间，以保证清空指令的可靠，也就是在 wrfifo_clr_cnt 为 0、1 或 2 时，wrfifo_clr 置 1，否则 wrfifo_clr 为 0。

```
always@(posedge clk or posedge reset)begin
    if (reset)
        wrfifo_clr<=0;
    else if(state==DDR_WR_FIFO_CLEAR)
        begin
            if(wrfifo_clr_cnt==0||wrfifo_clr_cnt==1||wrfifo_clr_cnt==2)
                wrfifo_clr<=1'b1;
            else
                wrfifo_clr<=1'b0;
        end
    else
        wrfifo_clr<=1'b0;
end
```

3. ADC_SAMPLE 状态

进入 ADC 采样数据状态之后，首先设置 ADC 采样个数计数器 adc_sample_cnt，当产生 adc_data_en 信号之后，我们就将 adc_sample_cnt 计数值加 1，对 ADC 采集的数据进行计数。代码如下所示：

```
always@(posedge clk or posedge reset)
    if(reset)
        adc_sample_cnt<=32'd0;
    else if(state==ADC_SAMPLE)begin
        if(adc_data_en)
            adc_sample_cnt<=adc_sample_cnt+1'b1;
        else
            adc_sample_cnt<=adc_sample_cnt;
```

```
end
else
    adc_sample_cnt<=1'b0;
```

当 adc_sample_cnt 达到设定的采样数据个数，并且 adc_data_en 有效的时候，ADC 模块数据采集完成，跳转到读 FIFO 清除状态，代码如下所示：

```
begin
    if((adc_sample_cnt>=set_sample_num-1'b1)&& adc_data_en)
        state<=DDR_RD_FIFO_CLEAR;
    else
        state<=state;
end
```

当处于 ADC_SAMPLE 状态时，我们还需要产生采样使能信号 ad_sample_en 给到其他模块使用，代码如下所示：

```
always@(posedge clk or posedge reset)begin
    if(reset)
        ad_sample_en<=0;
    else if(state==ADC_SAMPLE)
        ad_sample_en<=1;
    else
        ad_sample_en<=0;
end
```

4. DDR_RD_FIFO_CLEAR 状态

进入清 FIFO 状态之后，首先设置清除读 FIFO 的计数器 rdfifo_clr_cnt，保证至少 10 拍的延时。代码如下所示：

```
always@(posedge clk or posedge reset)begin
    if(reset)
        rdfifo_clr_cnt<=0;
    else if(state==DDR_RD_FIFO_CLEAR)//如果进入了清 fifo 状态
    begin
        if(rdfifo_clr_cnt==9)
            rdfifo_clr_cnt<=5'd9;
        else
            rdfifo_clr_cnt<=rdfifo_clr_cnt+1'b1;
    end
    else
        rdfifo_clr_cnt<=5'b0;
end
```

然后等待 rdfifo_empty（读端 FIFO 的空信号）信号拉低，拉低后，表示 FIFO 里已经有被写入数据，此时进入下一个状态。在清空(复位)FIFO 的时候，FIFO 的 empty 信号会变高，可以认为在复位 FIFO 时是不允许对 FIFO 进行读操作的，即使读也是不可靠的，等 FIFO 的复位结束后，FIFO 被写入数据后，

empty 信号会变低，就允许对 FIFO 进行读操作，然后跳转到 RESET_USB 状态，fx2_clear 信号拉高，开始清除 USB，读 FIFO 清除状态代码如下所示：

```
begin
    if(!rdfifo_empty && (rdfifo_clr_cnt==9))begin
        state<=RESET_USB;
        fx2_clear <= 1'b1;
    end
    else
        state<=state;
    end
end
```

当处于 DDR_WR_FIFO_CLEAR 状态时，我们需要产生清除读 FIFO 的信号 rdfifo_clr，由三拍延时信号拉高提供，之所以提供的延迟信号时间为3拍，是为了给清 FIFO 信号足够的拉高时间，以保证清空指令的可靠，也就是在 rdfifo_clr_cnt 为 0、1 或 2 时，rdfifo_clr 置 1，否则 rdfifo_clr 为 0。

```
always@(posedge clk or posedge reset)begin
    if (reset)
        rdfifo_clr<=0;
    else if(state==DDR_RD_FIFO_CLEAR)begin
        if(rdfifo_clr_cnt==0||rdfifo_clr_cnt==1||rdfifo_clr_cnt==2)
            rdfifo_clr<=1'b1;
        else
            rdfifo_clr<=1'b0;
    end
    else
        rdfifo_clr<=1'b0;
    end
end
```

5. RESET_USB 状态

复位 USB 状态是为了清除 USB 中遗留的数据，当进入该状态之后，USB 复位计数器 rst_usb_cnt 开始计数，计数到一定值之后，拉低 fx2_clear，使 USB 内遗留数据能够充分清除。代码如下所示：

```
begin
    if(rst_usb_cnt >= 20'hffff0)begin
        rst_usb_cnt <= 0;
        state<=DATA_SEND_START;
    end
    else if(rst_usb_cnt >= 20'h7fff0)begin
        rst_usb_cnt <= rst_usb_cnt + 1'd1;
        fx2_clear <= 1'b0;
    end
    else
        rst_usb_cnt <= rst_usb_cnt + 1'd1;
    end
end
```

6. DATA_SEND_START 状态

进入DATA_SEND_START 状态之后，state 直接跳转到数据发送状态，USB 启动传输，代码如下所示：

```
begin
    state <= DATA_SEND_WORKING;
end
```

7. DATA_SEND_WORKING 状态

进入数据发送状态之后，当发送数据计数器 send_data_cnt 计数到需要采集的数据个数 set_sample_num 时，跳转到 IDLE 状态，完成一次数据采集发送；当 USB 发送 FIFO 计数小于 512 时，使 fifo_axi4_adapter 模块的读 FIFO 使能信号 rdfifo_rden 为高电平，开始从 DDR3 中读数据；每发送一个 16bit 数据，如果不满足前两个条件，则重新回到本状态。代码如下所示：

```
if(send_data_cnt>=set_sample_num-1'b1)begin
    state <= IDLE;
    rdfifo_rden <= 1'b0;
end
else if(usb_fifo_usedw < 512) begin
    rdfifo_rden <= 1'b1;
    state <= DATA_SEND_WORKING;
end
else begin
    /**//每发送一个 16bit 数据，如果不满足 if 条件，则重新回到本状态
    rdfifo_rden <= 1'b0;
    state <= DATA_SEND_WORKING;
end
end
```

当 rdfifo_rden 为 1 的时候，每个时钟上升沿到来之后，send_data_cnt 计数值加 1，实现对 USB 发送的数据进行计数，代码如下所示：

```
always@(posedge clk or posedge reset)begin
if(reset)
    send_data_cnt<=32'd0;
else if(state==IDLE)
    send_data_cnt<=32'd0;
else if(rdfifo_rden)
    send_data_cnt<=send_data_cnt+1;
else
    send_data_cnt<=send_data_cnt;
end
```

当 rdfifo_rden 信号到来之后，我们需要产生 USB 写 FIFO 请求信号并且需要将 从 DDR 读出的数据提取出来，最终交由 USB 数据流发送控制模块进行处

理，代码如下所示：

```
always@(posedge clk or posedge reset)
if(reset) begin
    usb_fifo_wrreq <= 1'b0;
    usb_fifo_wrdata <= 16'd0;
end
else if(rdfifo_rden) begin
    usb_fifo_wrreq <= 1'b1;
    usb_fifo_wrdata <= rdfifo_dout;
end
else begin
    usb_fifo_wrreq <= 1'b0;
    usb_fifo_wrdata <= 16'd0;
end
end
```

1.3.7 fifo_axi4_adapter 模块

fifo 接口到 AXI4 接口的转换模块（fifo_axi4_adapter）的设计请参看：

[【ACZ702】ZYNQ PL 读写 PS DDR3 双端口读写控制器设计](#)

<http://www.corecourse.cn/forum.php?mod=viewthread&tid=29312>

需要注意的是，相较于之前的模块，新增加了一个起始信号，当接收到启动传输之后，启动 fifo2axi4 模块中的状态转移，也就是启动向 DDR 中写入数据，代码如下所示：

```
S_IDLE:
begin
    if(start)
        next_state = S_ARB;
    else
        next_state = S_IDLE;
end
```

该模块其它部分的设计和前面章节中一致，这里将不再进行说明，只需要将该模块例化进来使用即可，例化代码如下所示：

```
fifo_axi4_adapter #(
    .FIFO_DW           (16),
    .WR_AXI_BYTE_ADDR_BEGIN (DDR_BASE_ADDR + 1'b1),
    .WR_AXI_BYTE_ADDR_END   (DDR_BASE_ADDR + 16'd65535),
    .RD_AXI_BYTE_ADDR_BEGIN (DDR_BASE_ADDR + 1'b1),
    .RD_AXI_BYTE_ADDR_END   (DDR_BASE_ADDR + 16'd65535),

    .AXI_DATA_WIDTH     (64),
    .AXI_ADDR_WIDTH     (32),
    .AXI_ID              (4'b0000),
    .AXI_BURST_LEN      (8'd15)
```

```
)fifo_axi4_adapter_inst
(
    .start                (RestartReq_ddr1),
    //clock reset
    .clk                  (loc_clk100m      ),
    .reset                (reset            ),
    //wr_fifo Interface
    .wrfifo_clr           (wrfifo_clr       ),
    .wrfifo_clk           (clk_50M          ),
    .wrfifo_wren           (ad_out_valid    ),
    .wrfifo_din           (ad_out          ),
    .wrfifo_full          (wrfifo_full     ),
    .wrfifo_wr_cnt        (                ),
    //rd_fifo Interface
    .rdfifo_clr           (rdfifo_clr       ),
    .rdfifo_clk           (clk_50M          ),
    .rdfifo_rden          (rdfifo_rden     ),
    .rdfifo_dout          (rdfifo_dout     ),
    .rdfifo_empty         (rdfifo_empty    ),
    .rdfifo_rd_cnt        (                ),
    // Master Interface Write Address Ports
    .m_axi_awid           (s_axi_awid      ),
    .m_axi_awaddr         (s_axi_awaddr    ),
    .m_axi_awlen          (s_axi_awlen     ),
    .m_axi_awsz           (s_axi_awsz      ),
    .m_axi_awburst        (s_axi_awburst   ),
    .m_axi_awlock         (s_axi_awlock    ),
    .m_axi_awcache        (s_axi_awcache   ),
    .m_axi_awprot         (s_axi_awprot    ),
    .m_axi_awqos          (s_axi_awqos     ),
    .m_axi_awregion       (s_axi_awregion  ),
    .m_axi_awvalid        (s_axi_awvalid   ),
    .m_axi_awready        (s_axi_awready   ),
    // Master Interface Write Data Ports
    .m_axi_wdata          (s_axi_wdata     ),
    .m_axi_wstrb          (s_axi_wstrb     ),
    .m_axi_wlast          (s_axi_wlast     ),
    .m_axi_wvalid         (s_axi_wvalid    ),
    .m_axi_wready         (s_axi_wready    ),
    // Master Interface Write Response Ports
    .m_axi_bid            (4'b0000        ),
    .m_axi_bresp          (s_axi_bresp     ),
    .m_axi_bvalid         (s_axi_bvalid    ),
    .m_axi_bready         (s_axi_bready    ),
    // Master Interface Read Address Ports
    .m_axi_arid           (s_axi_arid      ),
    .m_axi_araddr         (s_axi_araddr    ),
```

```

.m_axi_arlen      (s_axi_arlen      ),
.m_axi_arsize     (s_axi_arsize     ),
.m_axi_arburst    (s_axi_arburst    ),
.m_axi_arlock     (s_axi_arlock     ),
.m_axi_arcache    (s_axi_arcache    ),
.m_axi_arprot     (s_axi_arprot     ),
.m_axi_arqos      (s_axi_arqos      ),
.m_axi_arregion   (s_axi_arregion   ),
.m_axi_arvalid    (s_axi_arvalid    ),
.m_axi_arready    (s_axi_arready    ),
// Master Interface Read Data Ports
.m_axi_rid        (4'b0000         ),
.m_axi_rdata      (s_axi_rdata      ),
.m_axi_rresp      (s_axi_rresp      ),
.m_axi_rlast      (s_axi_rlast      ),
.m_axi_rvalid     (s_axi_rvalid     ),
.m_axi_rready     (s_axi_rready     )
);

```

1.3.8 USB 数据流发送模块

USB 数据流发送模块（usb_stream_in）主要用于实现 FPGA 通过 FX2 芯片发送数据给 PC，实现一些常见的输入型应用，比如本次实验 FPGA 实时采集 ADC 数据，然后经由 FX2 发送到 PC，再由 PC 进一步处理，在该模块内部添加了一个单时钟 FIFO IP 用于缓存需要通过 USB 传输的数据，FIFO 的深度设置为 1024，位宽为 16。usb_stream_in 模块的基本结构框图如下图 1-12 所示：




图 1-12 usb_stream_in 模块的基本结构框图

usb_stream_in 模块接口信号说明如下表 1-10 所示。

表 1-10usb_stream_in 模块信号说明表

信号名称	I/O	信号意义
reset_n	I	复位信号，低电平有效
fx2_flagb	I	FX2 型 USB2.0 芯片的端点 2 空标志
fx2_flagc	I	FX2 型 USB2.0 芯片的端点 6 满标志
fx2_ifclk	I	FX2 型 USB2.0 芯片的接口时钟信号
usb_fifo_wrclk	I	usb_stream_in 模块内部 FIFO 的写时钟信号
usb_fifo_wrdata [15:0]	I	usb_stream_in 模块内部 FIFO 的写数据信号
usb_fifo_wrreq	I	usb_stream_in 模块内部 FIFO 的写使能信号
fx2_fdata[15:0]	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的数据线
fx2_faddr[1:0]	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的 FIFO 地址线
fx2_sloe	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的输出使能信号，低电平有效
fx2_slwr	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的写控制信号，低电平有效
fx2_slrd	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的读控制信号，低电平有效
fx2_clear	O	FX2 型 USB2.0 芯片的清除信号
fx2_pkt_end	O	数据包结束标志信号
fx2_slcs	O	FX2 型 USB2.0 芯片的 SlaveFIFO 的片选信号
usb_fifo_usedw[10:0]	O	usb_stream_in 模块内部 FIFO 的数据计数信号
usb_fifo_wrempty	O	usb_stream_in 模块内部 FIFO 为空的信号

usb_stream_in 模块功能的实现：FPGA 监控端点 6 的满标志（fx2_flagc），当 fx2_flagc 为高电平的时候，FPGA 会连续将数据写入到端点 6 的 FIFO 内，当 fx2_flagc 为低电平，也就是端点 6 的 FIFO 写满之后，FPGA 将暂停写操作。

本次设计我们可以通过状态机的方式实现 usb_stream_in 模块的功能，定义状态如下所示，分别是空闲状态和写状态。

状态转移图如下图 1-13 所示，下面我们对每个状态的代码设计和功能进行说明。




图 1-13 usb_stream_in 状态转移图

1. stream_in_idle 状态

店铺：<https://xiaomeige.taobao.com>

技术博客：<http://www.cnblogs.com/xiaomeige/>

官方网站：www.corecourse.cn

技术群组：

stream_in_idle 是指 slwr_n 处在高电平时的闲置状态，只要端点 6 的满标志 (fx2_flagc) 并且 fifo 不为空时为低电平 (被激活)，则状态会处于 stream_in_idle 状态。slwr_n 信号产生的代码如下所示：

```
always@(*)begin
    if((current_stream_in_state==stream_in_write)&(fx2_flagc==1'b1)&(~empty))
        slwr_n <= 1'b0;
    else
        slwr_n <= 1'b1;
end
```

在 fx2_flagc 变成高电平的时候，代表此时端点 6 的 FIFO 还未写满，可以向 FIFO 中写入数据，状态机将从 stream_in_idle 状态跳转至 stream_in_write 状态，代码如下所示：

```
stream_in_idle:begin
    if(fx2_flagc == 1'b1)
        next_stream_in_state = stream_in_write;
    else
        next_stream_in_state = stream_in_idle;
end
```

2. stream_in_write 状态

在 stream_in_write 状态中，将会激活 slwr_n 信号，FPGA 将会持续向端点 6 的 FIFO 中写入数据，在 fx2_flagc 变成低电平的时候 (FIFO 被写满)，状态机将返回到 stream_in_idle 状态，代码如下所示：

```
stream_in_write:begin
    if(fx2_flagc == 1'b0)
        next_stream_in_state = stream_in_idle;
    else
        next_stream_in_state = stream_in_write;
end
```

最后，例化我们添加的 FIFO IP，当~slwr_n 有效时，从 FIFO 中读出数据，并将数据交由 fx2_fdata 传输，如下所示：

```
fifo fifo(
    .rst (~reset_n), // input wire srst
    .wr_clk (usb_fifo_wrclk), // input wire wr_clk
    .rd_clk (fx2_ifclk), // input wire rd_clk
    .din (usb_fifo_wrdata), // input wire [15 : 0] din
    .wr_en (usb_fifo_wrreq), // input wire wr_en
    .rd_en (~slwr_n), // input wire rd_en
    .dout (data_out1), // output wire [15 : 0] dout
    .full ( ), // output wire full
    .empty (empty), // output wire empty
    .wr_data_count (usb_fifo_usedw), // output wire [10 : 0] data_count
```

```
.wr_rst_busy ( ), // output wire wr_rst_busy  
.rd_rst_busy ( ) // output wire rd_rst_busy  
);  
assign fx2_fdata[15:0] = data_out1[15:0];
```

模块设计完成之后，只需要在顶层文件中对各个模块之间的接口信号进行连接，完整的顶层文件代码请自行查看例程文件，然后我们便可以进行板级验证了。

1.4 建立 SDK 工程

经过以上工作，代码设计部分的任务已经全部完成，但是用到了 PS 部分的内容，所以我们需要新建一个空的 SDK 工程用于下载程序，步骤如下。

1. 编译工程，然后依次点击 File->Export->Export Hardware，导出 bit 文件，如下图 1-14 所示。




图 1-14 导出 bit 文件

2. 进入 SDK 软件，点击 File->Launch SDK，如下图 1-15 所示。




图 1-15 进入 SDK 软件

3. 进入 SDK 软件之后，依次点击 File->New->Application Project，建立一个 SDK 工程，如下图 1-16 所示，然后给工程命名，比如命名为 ad1030_ddrs_usb，然后点击 Next，选择 Empty Application，就完成了工

程的创建。




图 1-16 新建 SDK 工程

4. src 文件夹下，新建一个源文件，如下图 1-17 所示，然后在弹出的界面中给文件命名为 main.c。




图 1-17 新建源文件

5. 源文件中添加代码，如果不添加会报错，这里添加没有意义的一句代码，如下所示：

```
int main(void)
{
    return 0;
}
```

最后 ctrl+b 编译工程，没有报错，这样本次实验的设计就完成了，接下来便可以进行板级验证了，需要注意的是，如果你修改了 vivado 中的代码，你需要进行上面的步骤 1，导出 bit 文件，然后在 SDK 中重新编译工程，这样才算修改成功了。

1.5 板级验证

经过以上工作，代码设计部分的任务已经全部完成，接下来就可以进行板级验证了。本次实验的板级验证环节，主要验证：通过电脑上 FX2_USB 调试工

店铺：<https://xiaomeige.taobao.com>

技术博客：<http://www.cnblogs.com/xiaomeige/>

官方网站：www.corecourse.cn

技术群组：

具 CyControl，将命令帧进行发送，然后通过 AC608_7Z010_DEV 开发板上外接的 USB 模块 ACM68013 接收，随后从 USB 下发的数据中解析出命令，最终实现对 ACM1030 采样频率、数据采样个数以及采样通道的配置。配置完成之后，ACM1030 开始采集数据，将 ACM1030 采集的数据通过 USB 模块传输到电脑。电脑端将接收到的数据以文件的形式进行保存，然后通过 MATLAB 进行进一步的分析。针对本次实验，我们也提供有专门的上位机软件，用户只需要在软件界面进行参数配置，便可以实时观察到数据波形变化，使用起来非常方便。

1.5.1 系统所需硬件

1. AC608_7Z010_DEV 开发板一块
2. ACM68013 模块一个
3. USB 线一根
4. ACM1030 模块一个
5. 电源线一根
6. XILINX 下载器一个
7. 信号发生器一台

1.5.2 硬件连接

本次设计系统硬件连接如下图 1-18 所示：

1. 将下载器连接至开发板 JTAG 下载器口。
2. 使用 5V 的电源给开发板供电。
3. 将 ACM1030 模块连接至开发板的 GPIO1 的 40 pin 的引脚上，靠左连接，1 脚和 1 脚对应。
4. 将 ACM68013 模块连接至开发板的 GPIO0 的 40 pin 的引脚上，靠右连接，1 脚和 1 脚对应。
5. 使用 USB 线连接开发板和电脑。
6. 使用信号发生器输出 100Khz，VPP 等于 5V 的正弦波连接至 ACM1030 的通道 1 上。




图 1-18 整体硬件连接图

1.5.3 烧录程序

在 SDK 软件中，依次点击 Run->Run Configurations，如下图 1-19 所示。




图 1-19 进入下载界面示意图

进入下载界面之后，下载 bit 文件，如下图 1-20 所示。




图 1-20 下载 bit 文件

下载成功之后，开发板右下脚的 D1 将会被点亮，D1 被点亮说明 PLL 工作正常，如下图 1-21 所示。




图 1-21 LED0 被点亮

1.5.4 烧写 USB 固件

打开 CyControl 软件，点击设备，烧写我们压缩包下的“slave_for_adc_clk_not.iic”文件至 EEPROM 中，如下图 1-22 所示。




图 1-22 烧写固件

烧写成功之后，软件会显示 “Programming succeeded”，如下图 1-23 所示，然后按一下 USB 模块上的 RESET 按键。




图 1-23 固件烧写成功之后示意图

1.5.5 cypress 上位机数据通信

本节使用 cypress 上位机发送命令帧，并将接收的数据进行存储。读者首先在我们提供的压缩包中找到 cypress 软件，然后双击打开软件。

打开软件之后，如果 USB 连接正常并且驱动安装成功，我们可以看到列表框中有 “Cypress FX3 USB StreamerExample Device”，如下图 1-24 所示。

店铺：<https://xiaomeige.taobao.com>

技术博客：<http://www.cnblogs.com/xiaomeige/>

官方网站：www.corecourse.cn

技术群组：




图 1-24 cypress 软件识别到 FX3

识别成功之后，我们使用该软件进行数据通信，软件的使用方式如下所示。

1. 点击“Cypress FX3 USB StreamerExample Device”前面的“+”找到 bulk out endpoint (0x02)。
2. 点击“Data Transfers”。
3. 在 Data to Send 中输入指令串。在前面接收转命令模块中介绍到数据帧格式对 ACM1030 的四个寄存器进行配置。例如 ACM1030 以 50M 的采样速率，对 1 个通道进行采样（本次实验以通道 1 为例），共采集 16384 个数据，此时 Cypress 软件需要发送的指令串如下：

55A50200004000F055A50100000001F055A50300000000F055A50000000000F0

4. 点击“Transfer Data-OUT”进行命令传输，传输完成之后如下图 1-25 所示。




图 1-25 命令传输完成标志

5. 点击“bulk in endpoint”。
6. 设置采样数量值，在“Bytes to transfer”一栏中设置需要的数据个数，

ACM1030 采集的数据是 16 位的，而 cypress 软件是以字节为单位传输的，那么这里设置的数值应该是采样数量*2（16384*2=32768）。

7. 点击“Transfer File-IN”将采集到的数据以文件的形式保存，操作图 1-26 如下所示。




图 1-26 数据接收界面设置

8. 在弹出的文件保存界面中，读者需要设置文件保存的路径并给文件命名，比如我们这里保存在 E 盘并给文件命名为“ad1030_16384_usb”，然后点击保存。如下图 1-27 所示。




图 1-27 设置文件名称

9. Cypress 软件接收数据，并提示传输成功。如下图 1-28 所示。




图 1-28 数据传输完成界面显示

10. 我们根据前面第 8 步设置的文件路径，找到数据文件，然后右击选中属性，查看文件大小，如下图 1-29 所示。从图中可以看出，文件大小为 32768 字节，符合我们之前设置的采样数量的大小。




图 1-29 查看接收文件大小

通过上述步骤，我们就完成了一次数据采集，并将采集到的数据进行了保存，方便后续进行数据分析。在操作的过程中还需要注意以下几点：

1. 采样数量必须为 256 个 16bit 数的整数倍，即接收的 bytes to transfer，一定是 512 个 8bit 数据的整数倍。如果操作失误要求读数据的数量大于指令码设置的写入数据故障，会出现输出框为 997 的故障码。这时候建议将开发板复位，按下按键 S0，并且按一下 USB 模块 ACM68013 上的 RESET 按钮，清除上次不正常读写的数据。
2. 如果是逐条发送指令，则必须确保启动指令在设置通道和设置采样数量指令之后发送，否则一旦发送采样启动指令，通道和采样数量设置将不会生效。

1.5.6 MATLAB 图像绘制

前面通过 Cypress 软件得到了 ADC 采集到的数据文件，我们需要对采集到的数据进行分析，本次实验使用 MATLAB 软件进行分析。使用 MATLAB 软件需要读者电脑安装了 MTALAB，如果已经安装好了 MTALAB 软件，则可以双击我们提供的 ADCdata_to_wave_v2_2.m 文件，在打开方式里选择以 MATLAB 打开。文件打开之后，读者需要将代码中文件路径修改为你保存的数据文件路径，随后点击运行便可以直观的看到数据是否正确，MATLAB 操作如下图 1-30 所示，得到的波形图如下图 1-31 所示。




图 1-30 修改文件路径并运行




图 1-31 MATLAB 分析波形图

前面我们提到过本次实验提供的信号源为 100Khz， V_{pp} 为 5V 的正弦波（正负 2.5V），与 MATLAB 分析出来的波形一致，说明我们本次实验成功。

1.5.7 数据采集上位机通信

前面通过 Cypress 软件采集数据时，每次保存数据都需要重新点击“Transfer File-IN”一栏，修改寄存器参数的时候，都需要重新计算，然后发送命令，修改之后也不能直接实时观察到数据波形，使用起来不是很方便。基于上述问题，我们设计了上位机软件“小梅哥控制台 For ADC 采集”进行数据采集，上位机内部直接对命令进行了构建，用户只需要在界面上对采样参数进行设置，便可以实时观测到数据变化，该软件的最新下载链接如下所示：

[数据采集上位机使用方法说明](#)

<http://www.corecourse.cn/forum.php?mod=viewthread&tid=29224>

双击上位机软件，初始界面如下图 1-32 所示。




图 1-32 上位机软件初始界面显示

本次实验使用该软件的方式如下所示：

1. 点击 ADC，选择 ACM1030。
2. 点击方式，选择 USB，将会检测 USB 设备，设备检测成功之后，设备名称将会显示“(0x04B4 - 0x00F1) Cypress FX3 USB StreamerExample”。
3. 选择完成之后，可以看到对采样通道、采样数量等都已经设置了初始值（默认设置的采样率为 ADC 模块的最大采样率），用户可以根据自己的需求进行修改。
4. 点击开始传输之后，可以看到在右边采样电压波形图界面可以直观看波形图，如下图 1-33 所示。需要注意的是波形图的横坐标对应的不是频率，而是采样数量。




图 1-33 数据采集上位机显示图

通过上位机采集到的数据文件保存在 d:/ MFC_Data 文件夹下，后续可以通过 MATLAB 软件进行进一步的分析，通过 MATLAB 分析的波形图如下图 1-34 所示。从图中可以看出，采集到的数据的频率为 100Khz，电压在正负 2.5V 左右，与我们输入的信号一致。




图 1-34 MATLAB 进一步波形分析图

1.6 思考与总结

本次实验介绍了基于 ACM1030 的 USB 收发，用户通过 FX2_USB 调试工具 CyControl 向开发板发送指令数据配置 ACM1030 的四个寄存器，以此控制 ADC 进行采样。ADC 采样完成之后，将采集到的数据存储进 DDR3 中，再由 USB 将 DDR3 中的数据传输至电脑，电脑端通过 CyControl 软件将 USB 传输过来的数据以文件的形式保存，最终通过 MATLAB 对数据进行进一步的分析。如果使用我们提供的上位机软件，则不需要自己设置命令，只需要在界面上修改相关参数，便可以在右边的波形显示界面实时观察到波形变化。

本节实验使用 USB 实现数据的传输，关于 USB 通信以及驱动的安装请读者自行查看 ACM68013 模块资料的内容，模块资料可以去我们论坛中获取，模块资料链接如下所示：

[【产品资料】【扩展模块】ACM68013 USB2.0 模块资料和使用说明](#)

<http://www.corecourse.cn/forum.php?mod=viewthread&tid=28528>