设为首页收藏本站

开启辅助访问

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册

热搜: 合集

芯路恒电子技术论坛»论坛首页 › Xilinx FPGA开发板› Vivado软件使用和设置

收藏本版 |订阅

Vivado软件使用和设置今日: 0|主题: 54|排名: 49

1 23 / 3 页

发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


	VIVADO关联Notepad++编辑器及恢复使用默认编辑器方法	商震 2021-9-18	111785	神经蛙_DzxIF 2021-9-24 16:46
	Quartus或Vivado安装多个版本，设置双击打开时使用的默认版本	admin 2021-9-24	05815	admin 2021-9-24 10:18
	Xilinx的A7系列DDR3工程含mig7的IP核相关的几个时钟类型...	商震 2021-9-17	04604	商震 2021-9-17 10:28
	XilinxA7系开发板Vivado下如何烧写、擦除、更换固件bin？	商震 2021-9-10	110289	admin 2021-9-11 09:08
	Vivado开发工具中时钟信号的原语IBUFG的使用	商震 2021-8-16	04629	商震 2021-8-16 10:38
	VIVADO自带的ILA抓线工具最上方的刻度是什么含义？	商震 2021-7-30	05127	商震 2021-7-30 18:19
	【Vivado常见问题】如何查看仿真具体错误信息	挣钱买刀 2021-1-9	010542	挣钱买刀 2021-1-9 20:04
	【Vivado常见问题】IP 如何进行例化	挣钱买刀 2021-1-5	09013	挣钱买刀 2021-1-5 21:17
	【Vivado常见问题】Artix-7 系列FPGA不同IO Bank电平设置要求 - ...	商震 2020-12-8	06576	商震 2020-12-8 17:11
	【Vivado常见问题】VIVADO常见的仿真文件报错及可能原因解析	商震 2020-10-26	07661	商震 2020-10-26 21:17
	【Vivado常见问题】VIO工具无法输出预设的测试参数原因解析	商震 2020-10-24	05859	商震 2020-10-24 18:34
	【Vivado常见问题】【DRC NSTD-1 DRC UCIO-1】无法生成bitstream（部分管脚位置或电平未指定）	admin 2020-10-24	015887	admin 2020-10-24 13:14
	【Vivado常见问题】如何退出已经开启的仿真	admin 2020-10-23	015239	admin 2020-10-23 09:23

1 23 / 3 页

发新帖

快速发帖

|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

GMT+8, 2025-5-1 16:42 , Processed in 0.092097 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部 返回版块