【设计实例】基于同步静态随机存储器SSRAM的NIOS II系统

admin

如题，基于同步静态随机存储器SSRAM的NIOS II设计实例

使用的是深圳星忆存储的SSRAM存储器，价格非常美丽，比ISSP和Cypress的片子价格便宜了好多好多倍。166MHz运行频率，关键是读潜伏期仅为2个时钟周期，且可以连续传输，实现pipeline，增强传输带宽，理论上可以实现166MHz的全带宽读写，每个时钟都能读或者写一个16位的数据，性能还是非常好的。在14.1之后的quartus版本中，已经提供了SSRAM的控制IP，本例子就是基于该IP进行了修改得到的，需要说明的是，该IP性能一般。个人认为还有非常大的开发潜力，比如加入pipeline的支持，这里先把原始版本发上来做个备份，后续自己写一个控制器来解决这个问题，争取大力提升SSRAM在NIOS CPU的读写效率，即使在当前这个控制器下，其随机读写效率也已经优于SDRAM了，经过优化之后，带宽提升还是很诱人的。

nios_ssram_80mhz.rar (1.75 MB, 下载次数: 1334)

2019-5-21 20:27 上传

点击文件名下载附件

之前已经实现了asram的pipeline功能，性能可以达到40MHz的实时写入，80MHz连续20个数据的实时读出，感觉性能已经达到了巅峰。毕竟ASRAM的获取时间是10ns，但是还要算上PCB布线延迟和FPGA的IO延迟，这是我们和ASRAM芯片厂家联合调试了很多次才得到的巅峰性能，友晶提供的那个简单的控制器，里面设置了大量的hold time和wait time，实际上读写性能达不到20MHz，基本没有吧ASRAM的性能发挥出来。
这里也再传一个我们搞定的，，使用ASRAM在80MHz频率下稳定读写的例子。
nios_sram_80mhz.rar (1.67 MB, 下载次数: 1310)

2019-5-21 20:29 上传

点击文件名下载附件

这里传一张该工程的读数据时候的波形图，这还是在NIOS II下哦：

tianheyun

版主？我为什么将Avalon_SRAM_HP添加到quartus 13.0 IP核文件夹扫描T CL文件直接报错。不能正确添加。怎么解决？