学习提问与解答专区今日: 0|主题: 254|排名: 41

子版块

Altera quartus modelsim 开发板	12 / 15	AC101功能测试 2021-11-9 15:49 磕磕碰碰
Xilinx Vivado 开发板	6 / 10	计算频率 2021-12-14 11:23 Holmes
Altera SOC FPGA开发板	5 / 10	AC501配置和编译内核出现问题 ... 2021-11-15 16:51 王志

推荐主题

12 3 4 5 6 7 8 9 10 ... 13 / 13 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


基于AC620的多通道数据采集	xiaoxiao 2019-10-10	23741	wwj862617578 2021-12-28 15:54
sdram读时序问题	r=a(1-sinθ) 2020-8-16	72840	15914. 2021-12-16 09:09
芯路恒电子论坛，支持Markdown发帖啦	admin 2021-11-16	2335	admin 2021-11-18 11:34
怎样将ov5640所采集到的图像存储连续的两帧到SDRAM	s343504196 2018-5-10	34294	一郭炖不下 2021-10-21 10:20
请教一下大佬关于FPGA支持MIPI摄像头的功能	龙一 2021-9-26	0522	龙一 2021-9-26 09:00
基于OV5640的RAW2RGB实验的原理及思考	tb一下 2021-8-30	1965	神经蛙_DzxIF 2021-9-24 16:53
解决nios eclipse报错： WARNING: Couldn't compute FAST_CWD pointer	admin 2021-8-27	1895	hfutwqz 2021-9-21 13:29
非原工程路径导致的zynq程序固失败解决办法	tb一下 2021-9-13	0577	tb一下 2021-9-13 15:28
使用SDK进行板级调试	tb一下 2021-9-6	0769	tb一下 2021-9-6 12:34
报错【176310】Can't place multiple pins assigned to pin location Pin_F16	admin 2018-4-17	46049	故国月明 2021-8-30 22:26
zynq固化原理	tb一下 2021-8-30	0757	tb一下 2021-8-30 10:17
小梅哥《时序分析与优化》系列第七课课后习题思考	1007689149 2019-12-19	64961	admin 2021-8-21 17:44
芯路恒常用FPGA芯片命名含义	商震 2021-8-20	0735	商震 2021-8-20 14:17
【疑问解答】数码管实验全编译报时钟警告	admin 2019-1-13	23902	admin 2021-8-9 22:17
【实用工具】画时序图的软件Timegen-pro-3.2-带教程	fzwwj95 2018-5-5	87677	煮猪猪 2021-7-8 15:56
一些ddr3的资料 ...2	芯中 2019-7-23	108726	兄弟我开van笑的 2021-7-8 10:12
串行结构FIR滤波器设计	cyy13623649348 2019-8-25	14055	170 2021-6-17 21:43
请教关于gmii接口	小小小小小风吹 2021-6-9	11096	admin 2021-6-10 11:42
运行警告如何修改	wx_swTNBS2q 2021-6-6	0928	wx_swTNBS2q 2021-6-6 21:18
[提问]ACX720开发板Vivado2018.3下载bin文件出现的错误	江海风云 2021-6-3	02298	江海风云 2021-6-3 09:56

12 3 4 5 6 7 8 9 10 ... 13 / 13 页下一页

		自动登录	找回密码
密码			立即注册

账号		自动登录	找回密码
密码			立即注册

学习提问与解答专区 今日: 0|主题: 254|排名: 41

子版块

Altera quartus modelsim 开发板

Xilinx Vivado 开发板

Altera SOC FPGA开发板

推荐主题

快速发帖

学习提问与解答专区今日: 0|主题: 254|排名: 41