芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
作者 回复/查看 最后发表
【FPGA综合设计】确定FPGA的专用时钟输入脚与PLL对应关系 attach_img admin 2019-3-3 05422 admin 2019-3-3 20:37
【FPGA综合设计】使PLL内部时钟通过专用引脚输出 attach_img admin 2019-3-3 07408 admin 2019-3-3 17:09
【产品资料】【扩展模块】4*4矩阵键盘使用教程文档和工... attachment admin 2018-4-13 28648 周游世界 2019-3-2 15:02
Verilog语言例程《王金明:《Verilog HDL 程序设计教程》》 attachment 就是我_xWwmk 2019-1-19 510849 王仔 2019-2-26 06:53
【bug记录】基于SoC FPGA的嵌入式设计和开发教程jmb admin 2018-12-27 16118 王强 2019-2-8 14:53
Quartus时序约束 attachment 萌萌的_X29uk 2019-2-1 05342 萌萌的_X29uk 2019-2-1 17:14
求小梅哥的讲解的DDR视频和Verilig的实例 新人帖 Mr_韩先森 2019-1-11 05802 Mr_韩先森 2019-1-11 13:14
【产品资料】【扩展模块】双目摄像头转接板资料 attach_img admin 2019-1-7 09333 admin 2019-1-7 20:29
【工具教程】FPGA程序掉电保存,jic模式烧写EPCS,代替AS方式 attach_img admin 2019-1-3 018405 admin 2019-1-3 21:45
【SOPC NIOS常见问题合集】常见SOPC NIOS开发相关问题收录 digest admin 2019-1-3 07649 admin 2019-1-3 12:12
【SOPC易错点解析】C程序软件与硬件设备基地址 admin 2019-1-3 05465 admin 2019-1-3 12:09
【SOPC易错点解析】重新编译Quartus II工程后编译NIOS 程序报错 admin 2019-1-3 05289 admin 2019-1-3 12:07
【SOPC易错点解析】hello_world和hello_world_small模版工程差别 admin 2019-1-3 04945 admin 2019-1-3 12:01
【SOPC易错点解析】NIOS II EDS 创建工程时sopcinfo文件选择错误 admin 2019-1-3 04732 admin 2019-1-3 11:55
【SOPC易错点解析】clk_0模块的clk_in信号和clk_in_reset信号连错 admin 2019-1-3 04892 admin 2019-1-3 11:50
【Modelsim常见问题合集】常见Modelsim仿真相关问题收录 attach_img digest admin 2019-1-3 024208 admin 2019-1-3 11:30
【Modelsim常见问题】TestBench中端口reg和wire定义解惑 admin 2019-1-3 07058 admin 2019-1-3 11:17
【设计实例】基于PCF8563型RTC的数字钟设计工程源码 attachment admin 2019-1-1 15919 laidaihua 2019-1-2 17:44
[soc]win10下生成preloader报Failed to open gdrive/……/uboot-socfpga.tar.gz attach_img admin 2018-12-25 09252 admin 2018-12-25 14:11
【培训视频源码】0718_01_ADC_Ctrl这个例子显示错位的修正版 admin 2018-12-22 05708 admin 2018-12-22 21:27
下一页 »

快速发帖

还可输入 160 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

GMT+8, 2024-3-29 01:34 , Processed in 0.084738 second(s), 44 queries .

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

返回顶部 返回版块