芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 211|回复: 0

【Modelsim常见问题】修改源码后再仿真,都要重启modelsim吗

[复制链接]
  • TA的每日心情
    开心
    2019-1-2 14:50
  • 142

    主题

    270

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    11893
    发表于 2019-3-1 21:16:37 | 显示全部楼层 |阅读模式
    修改源码后再仿真,都要重启modelsim吗?
    在Quartus中修改了Verilog代码,都要重启Modelsim进行仿真吗?
    答:不用。


    问:如何操作?


    1、在Modelsim中切换到Library视图,然后选择你修改后的文件,选中,右击,选择【Recompile】。如下图
    仿真问题1.png
    2、编译完成后,在菜单栏中依次点击【Restart】按钮和【Run all】按钮即可重新从0时刻仿真。
    仿真问题2.png
    3、几个要点,强烈建议:



    a、执行第一步的时候,由于考虑到模块间层级调用,你重新编译一个子模块,其上层模块没有编译的话,会导致你即使编译了子模块也不会重新生效,所以我建议一般都是选中所有的文件,然后全部Recompile一遍,也很快的,一两秒的事情。


    b、Recompile之后一定记得看下信息窗口(Transcript)窗口,如果你修改的源码里面有语法错误,Modelsim编译是会报错的,会导致你此次编译无效,你如果不看错误直接Restart然后run all,也会正常仿真,但是还是用的之前编译成功的库,并没有更新,会导致结果和更改之前一样。让人郁闷为啥改了代码,仿真结果还是一样。





    回复

    使用道具 举报

    *滑动验证:
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2019-3-20 19:42 , Processed in 0.093452 second(s), 10 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表