芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 313|回复: 0

【设计实例】基于同步静态随机存储器SSRAM的NIOS II系统

[复制链接]
  • TA的每日心情
    可爱
    2019-5-10 10:58
  • 197

    主题

    364

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    11889
    发表于 2019-5-21 20:29:37 | 显示全部楼层 |阅读模式
    如题,基于同步静态随机存储器SSRAM的NIOS II设计实例

    使用的是深圳星忆存储的SSRAM存储器,价格非常美丽,比ISSP和Cypress的片子价格便宜了好多好多倍。166MHz运行频率,关键是读潜伏期仅为2个时钟周期,且可以连续传输,实现pipeline,增强传输带宽,理论上可以实现166MHz的全带宽读写,每个时钟都能读或者写一个16位的数据,性能还是非常好的。在14.1之后的quartus版本中,已经提供了SSRAM的控制IP,本例子就是基于该IP进行了修改得到的,需要说明的是,该IP性能一般。个人认为还有非常大的开发潜力,比如加入pipeline的支持,这里先把原始版本发上来做个备份,后续自己写一个控制器来解决这个问题,争取大力提升SSRAM在NIOS CPU的读写效率,即使在当前这个控制器下,其随机读写效率也已经优于SDRAM了,经过优化之后,带宽提升还是很诱人的。

    nios_ssram_80mhz.rar (1.75 MB, 下载次数: 26)
    回复

    使用道具 举报

    *滑动验证:
    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  

    GMT+8, 2019-6-26 19:50 , Processed in 0.126416 second(s), 12 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表