芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
查看: 14228|回复: 2

【设计实例】AD7606 ADC并口驱动程序

[复制链接]
  • TA的每日心情
    慵懒
    2021-2-24 10:16
  • 418

    主题

    769

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    15805
    QQ
    发表于 2020-5-17 21:15:11 | 显示全部楼层 |阅读模式
    AD7606_Test.rar (46.68 KB, 下载次数: 719)
    附件为AD7606型16位8通道同步采样ADC芯片使用16位并口的驱动程序。使用signaltap抓取端口信号和采样结果。
    下图为完整的AD7606一轮采样和读取的时序图
    AD7606结果1.jpg

    下图为AD7606读取数据时候的时序图
    AD7606读取时序.jpg




    以下为将上述Verilog程序封装为NIOS II的IP后的一个测试工程,包括Quartus工程,IP源码和C应用程序,可以直接在AC620开发板上运行。
    【New】AD7606_NIOS_Test.rar (1.17 MB, 下载次数: 727)
    工程IP目录下,有个AD7606_Avalon的文件夹,为自写的能够任意指定采样速率的AD7606控制器。
    该控制器由于需要CPU主动从每个地址读取到内存,因此可能无法运行在较高的采样率,主要看CPU的性能了。SOC的HPS应该没问题,NIOS可能够呛
    该IP提供了一个寄存器的说明文档。
    工程的software下提供了一个工程,hello_word.c中给出了AD7606使用中断方式以1秒的速率采样的示例。用1秒主要是考虑串口打印速率,太快肉眼也看不了。
    使用时,只需要将AD7606_Avalon整个文件夹拷贝到你自己的工程目录下(或工程目录下的IP目录下),然后重新打开Qsys就能自动扫描到本IP。

    ------------------------------------------2021.01.05----------------------------------------------------------------------
    将上述程序做了修改,将通道1的数据引出,并使用通道1的flag信号作为采样时钟,添加了一个signaltap的抓取功能,可以使用siganltap抓波形看AD7606实时采集到的波形。
    AD7606_Test_stp.rar (194.6 KB, 下载次数: 203)
    波形效果.png


    回复

    使用道具 举报

    该用户从未签到

    0

    主题

    1

    帖子

    33

    积分

    新手上路

    Rank: 2

    积分
    33
    发表于 2022-6-7 16:15:51 | 显示全部楼层
    感谢楼主
    回复

    使用道具 举报

  • TA的每日心情
    擦汗
    2024-1-10 18:22
  • 0

    主题

    1

    帖子

    11

    积分

    新手入门

    Rank: 1

    积分
    11
    发表于 2024-1-10 18:33:59 | 显示全部楼层
    dfewdfbgerfgbefd23rasdas1`<img src=x>sdfgewdfgrewdf
    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2024-3-28 22:06 , Processed in 0.131929 second(s), 37 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表