芯路恒电子技术论坛

 找回密码
 立即注册

扫一扫,访问微社区

热搜: 活动
查看: 367|回复: 1

关于综合与布局布线后的时序仿真

[复制链接]

该用户从未签到

1

主题

1

帖子

4

积分

新手入门

Rank: 1

积分
4
发表于 2020-9-20 10:46:36 | 显示全部楼层 |阅读模式
问题:在到start Compilation后都是可以编译的,但按了Gate Level Simulation后,并没有出现EDA gate level simulation工作速度/环境温度等选择,也没有报错信息,而是直接打开了modelSim,但时序和之前RTL Simulation的一样,并没有出现脉冲或延迟。用的Quartus 16.1 板子选的cyclone V
本人小白一枚,望能够详细讲解,在此多谢。

回复

使用道具 举报

  • TA的每日心情
    萌哒
    2020-10-3 10:07
  • 20

    主题

    32

    帖子

    1399

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    1399
    发表于 2020-9-20 19:17:15 | 显示全部楼层
    这种问题在群里面提问会得到更快的解答。
    这个是对应的解决方法
    http://corecourse.cn/forum.php?mod=viewthread&tid=27743
    &#body;
    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|手机版|Archiver|芯路恒电子技术论坛  |鲁ICP备16033493号

    GMT+8, 2020-10-31 13:31 , Processed in 0.070866 second(s), 12 queries , File On.

    Powered by Discuz! X3.3

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表