芯路恒电子技术论坛

 找回密码
 立即注册
热搜: 合集
查看: 4698|回复: 1

<=小于等于和非阻塞赋值号在verilog代码中如何区分?

[复制链接]
  • TA的每日心情
    开心
    2021-12-31 09:03
  • 71

    主题

    79

    帖子

    967

    积分

    高级会员

    Rank: 6Rank: 6

    积分
    967
    发表于 2021-8-6 17:07:01 | 显示全部楼层 |阅读模式
    经常有同学会提问,在verilog代码中,小于等于号,和非阻塞赋值,使用的符号是相同的,判断条件会混淆小于等于和非阻塞赋值吗?
    回答是:在verilog代码中,小于等于号和非阻塞赋值号,输入的按键和输出的显示确实是完全相同的,如果该符号作为判断条件,如出现在if语句中,则编译器会将其当作小于等于号来看待,如果在赋值语句中,编译器会将其作为非阻塞赋值号来看待。
    回复

    使用道具 举报

  • TA的每日心情
    慵懒
    2021-2-24 10:16
  • 424

    主题

    784

    帖子

    1万

    积分

    管理员

    Rank: 9Rank: 9Rank: 9

    积分
    15862
    QQ
    发表于 2021-11-12 16:50:08 | 显示全部楼层
    简单干脆描述即可
    回复 支持 反对

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    本版积分规则

    QQ|小黑屋|Archiver|芯路恒电子技术论坛 |鄂ICP备2021003648号

    GMT+8, 2024-4-28 23:58 , Processed in 0.111698 second(s), 33 queries .

    Powered by Discuz! X3.4

    © 2001-2017 Comsenz Inc. Template By 【未来科技】【 www.wekei.cn 】

    快速回复 返回顶部 返回列表