Quartus18.1全编译报错：EDA Netlist Writer was unsuccessful

商震

问题描述：

Quartus Prime EDA Netlist writer was unsuccessfu1. 1 error, 1 warning

问题原因

该报错是部分FPGA芯片需要进行仿真时（如AC108开发板FPGA：10CL025YU256C8G）使用低版本的Quartus软件（如Quartus II 13.0）生成的工程在编译无错误，放到高版本的软件中打开，或者直接在高版本的软件中的工程直接全编译而产生。经过研究和尝试，虽然报网表生成错误，但是工程的仿真和sof下载文件均正常。

解决方案

1、在工程顶层文件上右键打开setting菜单。

2、点击simulation菜单，在下拉菜单选择好仿真工具后（如这里选择的ModelSim-Altera），点击下方More EDA Netlist Writer Setting

3、将Generate function simulation netlist的off调整为on，然后点击OK确认。

再次全编译，即可看到不再报告生成网表错误。

注意事项

该错误只是在配置完工程仿真相关步骤，并且在setting中设置了默认仿真工具时会进行如下报告。如果需要进行门级仿真，需要将上图中Generate function simulation netlist再改回off状态并全编译允许这个错误发生。否则门级仿真无法启动。