【智多晶FPGA-037】【开发流程】在线Debug流程

磕磕碰碰

在FPGA的逻辑开发过程中，工程文件设计完成后一般都需要在线Debug来验证我们的设计在实际运行时的状态，以此对设计进行调整优化。使用智多晶的FPGA进行逻辑开发时，运用开发软件HqFPGA的调试模式可对我们的设计进行在线Debug。本节就将对如何运用开发软件HqFPGA进行在线Debug进行讲解。

1、进入HqFPGA调试模式
我们使用前面章节的“ROM_test”工程，运用Hpfpga的在线调试功能对我们的设计进行验证。
要注意设置我们的ROM_test为顶层文件，而且上一节中我们没有进行引脚分配，注意要设置分配。虽然只是调试，但是最好还是养成设置3.3V工作电压的习惯


打开工程我们已经添加完Verilog源码，可以先在正常模式先完整编译一遍，语法检测无误后，下面我们对设计进行板级验证，运用HqFpga的调试模式对设计进行验证。点击主界面左上角上的调试模式进入debug。



进入调试模式界面


对于不同的软件版本，调试界面的进入和调试方式可能有细微差别，比如2.14版本的就可以点击“调试”或者进入“调试视图”以进入



2、进行采集调试信息设置
点击进入【采集调试信息】/（2.14版本为【实时线上调试】）

   

采集调试信息这一步，Hq工具会把程序遍历一遍，如果有语法错误，会弹出错误，但是错误的信息可能无法让用户定位到哪里的语法有错，因此需要退回到正常模式下进行语法错误排查。
进入采集调试信息界面，对需要采样的信号进行设置。



完整的Debug抓数据操作，需要添加的类型：采样时钟、触发信号和采样数据。
这我们设置如下，【clk】设置为采样时钟，【Address】、【Q】设置为仅采样，【OClockEn】、【Rst_n】、【Rseet_n】设置为采样且触发。读者可以通过信号的颜色进行区分，默认设置下采样时钟为蓝色，仅采样数据为红色，采样且触发信号为绿色。



对采样深度进行设置，采样深度越大，占用Block RAM越多



在标记完信号之后，需要点击保存按钮。



等待保存完成



保存成功之后，抓数据模块就嵌入到程序中了。进行第二步【实现->下载】。
3、进行【实现->下载】
调试状态下，用户可以烧写bit文件，也可以烧bin文件到外部Flash，但烧录完成后需重新上电。由于程序中用到了ROM IP，我们必须烧bin文件进行调试，需要有重上电的过程。
在进入【[实现->下载】前，我们先回到主界面点击左边的【设置栏】->【位流生成】->【生成二进制文件格式】，勾选设置点击确定 。



设置优化完成后点击【fpga实现】。实现进度会在信息窗口处显示
这一步对应的调试主界面按钮是【实现-->下载】



等待Hq工具编译结束，在结束后会弹出烧录界面。



烧录界面。



在烧录界面，先点击“检测器件”，能检测到Device ID表示能连接到器件；如果识别不到ID，重新拔插一下USB。
Bin文件则点击“下载到Flash”，烧Bit文件就点击“下载”。



读者在选择bin文件的时候需要特别注意，在调试模式下生成bit、bin文件的路径为“ROM_test\hqins_run\hq_import\hqins_impl”，要和工程运行生成的bit、bin文件区分开。



这时如果信息栏会报错“Flash ID error”，这是因为Flash ID不在工具列表里，会烧录失败，在信息框下有显示Flash ID，这时需要把提示的ID手动添加。在Hqfpga工具包目录中的\build\hqdnload\script，找到config.ini文件



用文本格式打开，在里面添加并保存如下语句



板载的Flash芯片是用的博雅的BY25Q64，我们以芯片型号作为ID的命名，而后面的6位ID一定要写准确。修改完成保存退出。再次下载到Flash，显示下载成功。



也可以点击burst下载到FPGA。



下载成功后关闭烧录窗口。

4、进行实时调试


此时如果烧录成功，关闭烧录窗口后会自动进入调试模式





同样，对应的调试主界面是进入【实时调试】。



在实时调试窗口我们右键点击设置的采样且触发信号，这里我们选择OclockEn信号，设置为边缘检测的上升沿触发，点击确定，点击【运行】。



等待触发加载波形，如果触发正常会加载数据窗口。如果长时间不触发也可以点击强制触发，观察信号是否正常。



数据加载出来，显示OclockEn信号上升沿段部分的数据，可对数据和文本进行比对。



我们对Q数据进行模拟显示，右键点击信号依次选择【Data Format】->【Analog】->【Interpolated】。



显示如下。



本节带领读者体验了如何运用开发软件HqFPGA进行在线Debug，并对流程中的关键设置进行了说明，读者务必动手体验整个流程，在这个过程中有什么疑问可在留言区提问讨论。
工程源码。

ROM_test.zip (1017.95 KB, 下载次数: 276)

2022-4-26 15:18 上传

点击文件名下载附件
22.4.26更新

更多智多晶FPGA相关资料，请查看下述汇总贴
【智多晶FPGA-001】小梅哥智多晶FPGA产品使用自助服务手册

陈家国

智多晶两款fpga开发软件(2.14和3.0)，片上调试界面打不开，综合编译完了，可以下载bit,  但是在线调试进行不下去，能解释一下么？

陈家国

Cruise

陈家国 发表于 2023-3-7 10:49
智多晶两款fpga开发软件(2.14和3.0)，片上调试界面打不开，综合编译完了，可以下载bit,  但是在线调试进行 ...

可能是因为您没有设置rom_test为顶层文件或者是没有配置引脚，被称为在线debug就首先要在线，所以相关引脚也要配置，之前文中没有提到，现在已经改正，对应引脚也截图在文中了



这篇是直接使用上一小节的文件的，如果上一篇有问题的话可能debug也进行不了
可以直接使用我们文章后的压缩文件试试